


**SUPERCONDUCTING JUNCTION AND MANUFACTURE OF THE SAME**

**Patent number:** JP2000261053  
**Publication date:** 2000-09-22  
**Inventor:** NAMIGASHIRA TSUNEHIRO  
**Applicant:** FUJITSU LTD.; INTERNATL SUPERCONDUCTIVITY TECHNOLOGY CENTER  
**Classification:**  
 - international: H01L39/22; H01L39/24  
 - european:  
**Application number:** JP19990057600 19990304  
**Priority number(s):**

**Abstract of JP2000261053**

**PROBLEM TO BE SOLVED:** To provide a superconducting junction using a high temperature superconductor, which permits evaluation of junction characteristics based on I/V characteristic and the reduction of a substrate region, and a method for manufacturing the superconducting junction.

**SOLUTION:** A ramp edge type superconducting junction 30 is provided with an upper YBCO 32 and a lower YBCO 33 being high temperature superconductors laminated on an MgO single-crystal substrate 31. Also, the superconducting junction 30 is provided with a junction 36, using the upper YBCO 32 and the lower YBCO 33 interposed with an ITO 35 being a barrier as both electrodes and an electrostatic capacity 37, arranged at the upper side of the junction 36 in parallel with the junction 36 via the upper YBCO 32 and the lower YBCO 33, interposed with the ITO 35 and In<sub>2</sub>O<sub>3</sub> 34 as both electrodes. The I/V characteristic of the superconducting junction 30 can be provided with hysteresis, and characteristic evaluation based on the I/V characteristic can be attained.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-261053

(P2000-261053A)

(43)公開日 平成12年9月22日 (2000.9.22)

(51)Int.Cl.<sup>7</sup>H 01 L 39/22  
39/24

識別記号

Z A A  
Z A A

F I

H 01 L 39/22  
39/24

テ-マコード(参考)

Z A A A 4 M 1 1 3  
Z A A F

審査請求 未請求 請求項の数4 O L (全 8 頁)

(21)出願番号

特願平11-57600

(22)出願日

平成11年3月4日 (1999.3.4)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番  
1号

(71)出願人 391004481

財団法人国際超電導産業技術研究センター  
東京都港区新橋5丁目34番3号 栄進開発  
ビル6階

(72)発明者 波頭 経裕

神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内

(74)代理人 100070150

弁理士 伊東 忠彦

最終頁に続く


(54)【発明の名称】 超電導接合及びその製造方法

(57)【要約】

【課題】本発明は、I-V特性に基づく接合特性の評価と基板面積の縮小化が可能な高温超電導体を用いた超電導接合及びその製造方法を提供することを課題とする。

【解決手段】ランプエッジ型の超電導接合30は、MgO単結晶基板31上に積層された高温超電導体である上部YBCO32及び下部YBCO33を有する。また、超電導接合30は、バリアであるITO35を介した上部YBCO32及び下部YBCO33を両電極とする接合部36と、接合部36の上側に接合部36と並列に設けられ、ITO35及びIn<sub>x</sub>O<sub>y</sub>を介した上部YBCO32及び下部YBCO33を両電極とする静電容量37とを有する。この超電導接合30のI-V特性はヒステリシスを持ち、I-V特性に基づいた特性評価が可能である。

本発明の第1実施例である超電導接合の横断面図



(2)

特開2000-261053

1

2

## 【特許請求の範囲】

【請求項1】 基板上に積層された高温超電導体からなる第1及び第2の超伝導膜を有する超電導接合であって、

バリアを介した前記第1及び第2の超伝導膜を両電極とする接合部と、

前記第1及び第2の超伝導膜の積層方向に前記接合部と電気的に並列に設けられ、前記バリア及び層間絶縁膜を介した前記第1及び第2の超電導膜を両電極とし、前記接合部の電流・電圧特性がヒステリシスを持つ程度の容量を有する静電容量とを有することを特徴とする超電導接合。

【請求項2】 請求項1記載の超電導接合であって、前記接合部は、前記基板の上面に対して所定の角度を持つように設けられていることを特徴とする超電導接合。

【請求項3】 基板上に、高温超電導体からなる第1の超伝導膜及び層間絶縁膜を順次積層する工程と、

前記第1の超伝導膜及び前記層間絶縁膜の端部に所定角度で斜面を形成する工程と、

前記基板及び前記層間絶縁膜上に、バリア及び高温超電導体からなる第2の超伝導膜を順次積層して、前記バリアを介した前記第1及び第2の超伝導膜を両電極とする接合部と、前記第1及び第2の超伝導膜の積層方向に前記接合部と電気的に並列に設けられ、前記バリア及び前記層間絶縁膜を介した前記第1及び第2の超電導膜を両電極とし、前記接合部の電流・電圧特性がヒステリシスを持つ程度の容量を有する静電容量とを設ける工程とを有することを特徴とする超電導接合の製造方法。

【請求項4】 請求項3記載の超電導接合の製造方法であって、

更に、前記静電容量を除去する平坦化工程を有することを特徴とする超電導接合の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、超伝導接合及びその製造方法に係り、特に、高温超電導体を用いた超伝導接合及びその製造方法に関する。近年、高温超電導体を用いた超電導接合が配設された超電導回路が注目されている。このような超電導回路において更なる高性能化を図るには、高いレベルで特性が揃った超電導接合を内部に配設する必要がある。そこで、特性評価を容易に行い得る高温超電導体を用いた超電導接合及びその製造方法が望まれている。

## 【0002】

【従来の技術】図1は、従来の低温超電導体を用いた超電導接合における電流-電圧(I-V)特性を示す図である。このI-V特性は、例えば、ニオビウム(Nb)を用いた低温超電導接合において得られるものである。なお、I-V特性の測定時の温度は、低温超電導体の臨界温度Tc以下である。

【0003】図1に示すように、従来の低温超電導体を用いた超電導接合を流れる電流を増加させていくと、超電導接合には超電導電流が流れる。この電流値は、臨界電流Icになるまで増加する。そして、電流値がIcを超えると超電導接合の両端には、超電導接合を構成する超電導体のエネルギーギャップ2Δに比例する電圧2Δ/qが現れる。超電導接合に電圧が現れて常電導状態になった後は、電流と電圧は比例関係を示す。この状態から逆に超電導接合を流れる電流を減少させていくと、最初は抵抗を示しながら、電圧値は減少していく。そして、電圧値が2Δ/qに達すると、電圧値は急激に減少してゼロになる。このように、従来の低温超電導接合のI-V特性は、大きなヒステリシスを有する。

【0004】I-V特性におけるヒステリシスの大きさは、超電導接合の特性パラメータに強く依存し、このヒステリシスの大きさを検出することで超電導接合の特性評価を行うことができる。上述の如く、従来の低温超電導体を用いた超電導接合のI-V特性はヒステリシスを有するので、複数の低温超電導接合を直列に接続して、ヒステリシスの大きさに基づいた接合特性の評価を一度に行うことができた。

【0005】図2は、従来の高温超電導体を用いた超電導接合におけるI-V特性を示す図である。図2に示すように、一般的に高温超電導体を用いた超電導接合のI-V特性はヒステリシスを持たない。このため、このままではI-V特性に基づいた超電導接合の特性評価を行うことができない。そこで、従来の高温超電導体を用いた超電導接合には、I-V特性がヒステリシスを持つよう、静電容量が接合部と並列に設けられた構成のものがある。

【0006】図3は、静電容量が接合部と並列に設けられた従来例の高温超電導接合10の構成を示す平面図である。図3に示すように、超電導接合10は、基板11、第1の超電導膜12、及び、第2の超電導膜13等を有する。第1の超電導膜12及び第2の超電導膜13は、共に高温酸化物超電導体(例えば、YBCO)で形成されている。

【0007】超電導接合10は、また、図示しないバリアを介して積層された第1の超電導膜12及び第2の超電導膜13から形成される接合部14と、ギャップ15を挟んで対向する第1の超電導膜12及び第2の超電導膜13から形成される静電容量16とを有する。超電導接合10において、接合部14とギャップ15とは、基板11上に並設されている。

【0008】超電導接合10は、接合部14と並列に設けられた静電容量16を有するので、そのI-V特性はヒステリシスを持つようになる。このため、複数の超電導接合10を直列に接続して、I-V特性に現れるヒステリシスの大きさに基づいた超電導接合10の特性評価を一度に行うことができる。

(3)

特開2000-261053

3

4

## 【0009】

【発明が解決しようとする課題】上記従来例の高温超電導接合では、基板上に接合部と静電容量が並列に設けられる構成のため、静電容量の配設用に基板面積を大きくする必要があった。これは、高温超電導体を用いた超電導回路の小型化を困難にしていた。また、上記従来例は、基板上に接合部と静電容量が並列に設けられているので、特性評価後に基板上の静電容量を除去して、静電容量の無い超電導接合を作成することができなかった。

【0010】本発明は、上記点に鑑みてなされたものであり、I-V特性に基づく接合特性の評価と、基板面積の縮小化が可能な高温超電導体を用いた超電導接合及びその製造方法を提供することを課題とする。

## 【0011】

【課題を解決するための手段】請求項1記載の発明は、基板上に積層された高温超電導体からなる第1及び第2の超伝導膜を有する超電導接合であって、バリアを介した前記第1及び第2の超伝導膜を両電極とする接合部と、前記第1及び第2の超伝導膜の積層方向に前記接合部と電気的に並列に設けられ、前記バリア及び層間絶縁膜を介した前記第1及び第2の超電導膜を両電極とし、前記接合部の電流・電圧特性がヒステリシスを持つ程度の容量を有する静電容量とを有することを特徴とするものである。

【0012】請求項1記載の発明では、接合部と静電容量が並列に設けられており、高温超電導体を用いた超電導接合のI-V特性はヒステリシスを持つ。このため、従来の低温超電導接合と同様に、複数の超電導接合を直列に接続することで、超電導電流の分布に基づいた接合特性の評価を一度に行うことが可能となる。従って、本発明によれば、超電導接合の特性評価が容易になる。

【0013】また、本発明の超電導接合では、接合部と静電容量が第1及び第2の超伝導膜の積層方向に上下に並設されるので、静電容量を設けるためのスペースを基板上に確保する必要が無くなる。従って、本発明によれば、基板の上部面積の縮小化が可能となる。また、請求項2記載の発明は、請求項1記載の超電導接合であって、前記接合部は、前記基板の上面に対して所定の角度を持つように設けられていることを特徴とするものである。

【0014】特に、接合部が基板の上面に対して垂直に形成されると、基板上における接合部の占有面積がより小さくなり、基板の上部面積の更なる縮小化が可能となる。上記超電導接合の製造方法を提供するという観点から、請求項3に記載する如く、基板上に、高温超電導体からなる第1の超電導膜及び層間絶縁膜を順次積層する工程と、前記第1の超電導膜及び前記層間絶縁膜の端部に所定角度で斜面を形成する工程と、前記基板及び前記層間絶縁膜上に、バリア及び高温超電導体からなる第2の超伝導膜を順次積層して、前記バリアを介した前記第

1及び第2の超伝導膜を両電極とする接合部と、前記第1及び第2の超伝導膜の積層方向に前記接合部と電気的に並列に設けられ、前記バリア及び前記層間絶縁膜を介した前記第1及び第2の超電導膜を両電極とし、前記接合部の電流・電圧特性がヒステリシスを持つ程度の容量を有する静電容量を設ける工程とを有する構成としてもよい。

【0015】また、請求項4に記載する如く、請求項3記載の超電導接合の製造方法であって、更に、前記静電容量を除去する平坦化工程を有する構成にしてもよい。

10 上記のような方法で製造された超電導接合は、接合部と電気的に並列に設けられた静電容量を有し、高温超電導体を用いた超電導接合のI-V特性はヒステリシスを持つ。従って、超電導接合の製造途中でI-V特性に基づいた接合特性の評価を行うことができる。また、静電容量が接合部に対して第1及び第2の超電導膜の積層方向に並設されるので、特性評価の実施後に静電容量を平坦化工程にて除去することで、静電容量が不要な超電導接合を容易に製造することができる。

## 【0016】

【発明の実施の形態】図4は、本発明の原理を説明するための超電導接合20の平面図である。また、図5は、図4のA-A'における超電導接合20の横断面図である。図4及び図5に示すように、超電導接合20は、基板21、上部超電導膜22、下部超電導膜23、層間絶縁膜24、及び、バリア25等を有する。上部超電導膜22及び下部超電導膜23は、共に高温酸化物超電導体で形成されている。

【0017】超電導接合20は、基板21上に下部超電導膜23及び層間絶縁膜24が積層された後、下部超電導膜23及び層間絶縁膜24の2層に所定の角度で斜面が設けられ、更に、バリア25及び上部超電導膜22が積層されることによって形成されたものである。超電導接合20において、バリア25を介して対向する上部超電導膜22及び下部超電導膜23の斜面部がランプエッジ型の接合部26を構成し、層間絶縁膜24及びバリア25を介して対向する上部超伝導膜22及び下部超伝導膜23が静電容量27を構成する。このように本発明の超電導接合22では、接合部26と静電容量27が、図4中、上下に並列に配設される。図6は、超電導接合20の等価回路図である。

【0018】図5及び図6に示すように、本発明の超電導接合20では、接合部26と静電容量27が並列に配設されているので、高温超電導接合である超電導接合20の電流-V電圧(I-V)特性がヒステリシスを持つようになる。従って、従来の低温超電導接合と同様に、複数の超電導接合20を直列に接続することで、超電導電流の分布に基づいた接合特性の評価を一度に行うことが可能となる。この結果、超電導接合20の特性評価が容易になる。

50

(4)

特開2000-261053

5

【0019】また、本発明の超電導接合20では、接合部26と静電容量27が従来例のように基板21上に並列に配設されるのではなく、上下に並設されるので、静電容量27を設けるためのスペースを基板21上に確保する必要が無くなる。従って、本発明によれば、基板21の上部面積の縮小化が可能となる。ところで、一般に、超電導回路の出力レベルは、室温で動作する半導体回路を駆動するには低過ぎる。このため、単に超電導回路と半導体回路を接続するだけでは半導体回路が適切に、或いは、全く動作しない可能性が高い。従って、超電導回路と半導体回路を接続するインターフェースの部分では、超電導回路の出力レベルを増幅する必要がある。一方、上述の如く、本発明の超電導接合20では、接合部26と静電容量27が並列に配設されている。そこで、複数の超電導接合20を直列に接続し、接続された超電導接合20の数に応じた電圧を取り出して、超電導接合20を有する超電導回路の出力レベルを増幅する構成とすることで、超電導回路に接続された室温で動作する半導体回路を駆動することも可能となる。

【0020】続いて、上記原理が適用された本発明の第1実施例について説明する。図7は、本発明の第1実施例である超電導接合30の横断面図である。図7に示すように、超電導接合30は、MgO単結晶基板31、上部YBCO ( $\text{YBa}_2\text{Cu}_3\text{O}_{7-x}$ ) 32、下部YBCO 33、酸化インジウム ( $\text{In}_2\text{O}_3$ ) 34、及び、ITO (Indium Tin Oxide = 酸化インジウムスズ) 35等を有するランプエッジ型接合である。

【0021】本第1実施例の超電導接合30が有するMgO単結晶基板31、上部YBCO 32、下部YBCO 33、 $\text{In}_2\text{O}_3$  34、及び、ITO 35は、それぞれ図5に示す超電導接合20の基板21、上部超電導膜22、下部超電導膜23、層間絶縁膜24、及び、バリア25に相当する。MgO単結晶基板31は、高温超電導体であるYBCOと格子定数が一致し、結晶構造もYBCOと同じペロブスカイト構造を有する。層間絶縁膜には、ピンホール欠陥密度が低く絶縁耐圧を有すること、加工が容易であること等の条件を満たすことが要求される。そこで、超電導接合30では、層間絶縁膜として $\text{In}_2\text{O}_3$  34が使用されている。 $\text{In}_2\text{O}_3$  34は、酸素欠損が無く、かつ、単結晶の状態で作られたものであり、超電導接合30では絶縁体として機能する。また、超電導接合30では、バリアとして0.01wt%のSnO<sub>2</sub>を含むITO 35が使用されている。このITO 35の比誘電率は約20であり、酸化物絶縁材料の多くの比誘電率が40前後であるのに対して比較的小さい。これは、接合動作の高速化に有利であることを意味する。また、ITO 35は、スズ(Sn)のドープ量によって様々なキャリア密度の薄膜を形成することが可能であり、かつ、YBCOとの結晶整合性も良いという特徴を有する。

6

【0022】超電導接合30において、ITO 35を介して対向する上部YBCO 32及び下部YBCO 33の斜面部がランプエッジ型の接合部36を構成し、 $\text{In}_2\text{O}_3$  34とITO 35を介して対向する上部YBCO 32及び下部YBCO 33が静電容量37を構成する。静電容量37の容量値は、接合幅及び上部YBCO 32と下部YBCO 33との重なり長x等に応じて決定される。

【0023】上述の如く、本実施例の超電導接合30では、接合部36と静電容量37が、図7中、上下に並列に配設されている。このため、高温超電導接合である超電導接合30のI-V特性がヒステリシスを持つようになる。従って、従来の低温超電導接合と同様に、複数の超電導接合30を直列に接続することで、超電導電流の分布に基づいた接合特性の評価を一度に行うことが可能となる。この結果、超電導接合30の特性評価が容易になる。

【0024】また、本実施例の超電導接合30では、接合部36と静電容量37が従来例のようにMgO単結晶基板31上に並列に配設されるのではなく、図7中、上下に並設されるので、静電容量37を設けるためのスペースをMgO単結晶基板31上に確保する必要が無くなる。従って、本発明によれば、MgO単結晶基板31の上部面積の縮小化が可能となる。

【0025】更に、複数の超電導接合30を直列に接続し、接続された超電導接合30の数に応じた電圧を取り出して、超電導接合30を有する超電導回路の出力レベルを増幅する構成とすることで、超電導回路に接続された室温で動作する半導体回路を駆動することも可能となる。続いて、超電導接合30の製造方法について説明する。

【0026】超電導接合30を製造するには、先ず、MgO単結晶基板31の(100)面上に下部YBCO 33と絶縁膜である $\text{In}_2\text{O}_3$  (酸化インジウム) 34を積層する。そして、積層された下部YBCO 33及び $\text{In}_2\text{O}_3$  34に対してフォトレジストとイオンミーリングを施して角度θの斜面を形成する。この斜面は、例えば、MgO単結晶基板31の上面に対しての角度θ = 50°となるように形成される。そして、MgO単結晶基板31及び $\text{In}_2\text{O}_3$  34上にバリアであるITO 35と上部YBCO 32を積層する。この時、ITO 35の方位に係わらず上部YBCO 32はc軸配向する。上部YBCO 32、下部YBCO 33、 $\text{In}_2\text{O}_3$  34、及び、ITO 35の薄膜積層は、例えば、スパッタリングやレーザーブレーキングを用いて行うことができる。

【0027】超電導接合30における超電導電流Icと、ノーマル抵抗Rnの積IcRnは、接合特性を規定するパラメータの一つである。一般に、積IcRnの値が大きいほど、接合性能が良いとされる。超電導接合30において、上部YBCO 32、下部YBCO 33、及

(5)

特開2000-261053

7

8

び、 $I_{n, O_3}$  34をそれぞれ200 nm積層し、ITO35を15 nmした場合、測定の結果、超電導接合30の接合特性は、温度20 Kにおいて  $I_c R_n = 1.5$  mV、 $R_n = 5 \Omega$  という非常に高い値となることが分かった。

【0028】一般に、超電導接合のI-V特性は、マッカンバーバラメータ  $\beta_c$  が1以上で明確なヒステリシスを持つようになる。超電導接合30のI-V特性が大きなヒステリシスを持つようにするには、マッカンバーバラメータ  $\beta_c$  を十分に大きくする必要がある。ここで、超電導接合30におけるマッカンバーバラメータ  $\beta_c$  は、上部YBCO32と下部YBCO33との重なり面積に応じて変化する。例えば、超電導接合30において、上部YBCO32、下部YBCO33、及び、 $I_{n, O_3}$  34の積層厚をそれぞれ200 nmとし、ITO25の積層厚を15 nmとした場合、測定の結果、マッカンバーバラメータ  $\beta_c = 4$  を得るために、5 μmの接合幅で上部YBCO32の重なり長xをx=40 μmとすればよいことが分かった。

【0029】マッカンバーバラメータ  $\beta_c$  は、重なり長x及び層間絶縁膜の比誘電率に比例する。従って、超電導接合30の層間絶縁膜に比誘電率が  $I_{n, O_3}$  34の約2倍である酸化セリウム ( $CeO_2$ ) を用いる場合、マッカンバーバラメータ  $\beta_c = 4$  を得るために、5 μmの接合幅で上部YBCO32の重なり長xをx=20 μmとすればよい。

【0030】図8は、測定の結果明らかになった超電導接合30における上部YBCO32及び下部YBCO33の重なり長x(μm)と、超電導電流  $I_c$  及びノーマル抵抗  $R_n$  の積  $I_c R_n$  (mV)との関係を示すグラフである。図8は、接合幅、層間絶縁膜 ( $I_{n, O_3}$  及びチタン酸ストロンチウム (STO)) の膜厚、マッカンバーバラメータ  $\beta_c$  がそれぞれ6 μm、200 nm、30である場合の重なり長xと積  $I_c R_n$  との関係を示す。

【0031】また、図9は、測定の結果明らかになった上部YBCO32及び下部YBCO33の重なり長x(μm)と、マッカンバーバラメータ  $\beta_c$  との関係を示すグラフである。図9は、接合幅、層間絶縁膜 ( $I_{n, O_3}$  及びSTO) の膜厚、ノーマル抵抗  $R_n$ 、超電導電流  $I_c$  とノーマル抵抗  $R_n$  の積  $I_c R_n$  がそれぞれ6 μm、200 nm、4 Ω、1 mVである場合の重なり長xとマッカンバーバラメータ  $\beta_c$  との関係を示す。

【0032】図8及び図9に示すように、 $I_{n, O_3}$  で層間絶縁膜を形成するよりも、 $I_{n, O_3}$  や酸化セリウムに比して比誘電率が大きいチタン酸ストロンチウム (STO) で層間絶縁膜を形成した方が、上部YBCO32と下部YBCO33の重なり長xを短くすることができる。具体的には、酸化セリウムに比して更に比誘電率が大きいチタン酸ストロンチウム (STO) を層間絶縁膜として用いれば、上部YBCO32の重なり長xを約1/15にすることができる。

【0033】上記のように、比誘電率のより大きい層間絶縁膜を使用することで超電導接合30の上部面積を縮小することができる。ここで、上述の如く、室温で動作する半導体回路を駆動するためには、超電導回路の出力電圧を増幅する必要があるが、この増幅動作はマッカンバーバラメータ  $\beta_c$  が  $10 \leq \beta_c \leq 50$  の範囲で安定化する。実験の結果、安定した電圧増幅が可能であり、かつ、小型の超電導接合30を実現するには、層間絶縁膜としてチタン酸ストロンチウム ( $SrTiO_3$ ) を使用するのが効果的であることが分かった。

【0034】続いて、本発明の第2実施例について説明する。図10は、本発明の第2実施例である超電導接合40の横断面図である。超電導接合40は、超電導接合30と同様に、MgO単結晶基板31、上部YBCO32、下部YBCO33、 $I_{n, O_3}$  34、及び、ITO35等を有する。なお、超電導接合40は、超電導接合30と同様の方法で作成されたものとする。

【0035】超電導接合40が有するITO35には、MgO単結晶基板31の上面に対して垂直に設けられた部分がある。超電導接合40において、MgO単結晶基板31に対して垂直なITO35を介して対向する上部YBCO32及び下部YBCO33が垂直エッジ型の接合部46を構成し、 $I_{n, O_3}$  34及びITO35を介して対向する上部YBCO32及び下部YBCO33が静電容量47を構成する。

【0036】図10に示すように、超電導接合40では、接合部46と静電容量47が上下に並列に配設される。このため、高温超電導接合である超電導接合40のI-V特性がヒステリシスを持つようになる。従って、従来の低温超電導接合と同様に、複数の超電導接合40を直列に接続することで、超電導電流の分布に基づいた接合特性の評価を一度に行うことが可能となる。この結果、超電導接合40の特性評価が容易になる。

【0037】また、本実施例の超電導接合40では、接合部46と静電容量47が従来例のようにMgO単結晶基板31上に並設されるのではなく、図10中、上下に並設されるので、静電容量47を設けるためのスペースをMgO単結晶基板31上に確保する必要が無くなる。また、超電導接合40では、接合部46がMgO単結晶基板31の上面に対して垂直に形成されることにより、MgO単結晶基板31の上面における接合部46の占有面積が超電導接合30が有する接合部36の占有面積に比して小さくなる。従って、超電導接合40では、MgO単結晶基板31の上部面積の更なる縮小化が可能となる。

【0038】また、複数の超電導接合40を直列に接続し、接続された超電導接合40の数に応じた電圧を取り出して、超電導接合40を有する超電導回路の出力レベル

(6)

特開2000-261053

9

ルを増幅する構成として、超電導回路に接続された室温で動作する半導体回路を駆動することも可能となる。ところで、超電導接合には、静電容量47を必要としない種類のものもある。

【0039】図11は、静電容量47が除去された超電導接合40aの横断面図である。図11に示すように、超電導接合40aは、特性評価後の平坦化工程において、超電導接合40上の静電容量47が除去されて製造されたものである。静電容量47を除去する平坦化工程では、例えば、ミリングを用いたバックエッチングが施される。

【0040】上記のように、本発明が適用された超電導接合30、40は、接合部36、46と並列に設けられた静電容量37、47を有するので、プロセス途中でI-V特性に基づいた接合特性の評価を行うことができる。また、超電導接合30、40では、静電容量37、47が接合部36、46の上側に設けられているので、特性評価の実施後に静電容量37、47を除去することで、静電容量37、47が不要な超電導接合40aを容易に製造することができる。

【0041】上記実施例において、下部超電導膜23及び下部YBCO33が特許請求の範囲に記載の第1の超電導膜に相当し、上部超電導膜22及び上部YBCO32が特許請求の範囲に記載の第2の超伝導膜に相当する。

【0042】

【発明の効果】上述の如く、請求項1、2記載の発明では、接合部と静電容量が並列に設けられており、高温超電導体を用いた超電導接合のI-V特性がヒステリシスを持つ。このため、請求項1、2記載の発明によれば、従来の低温超電導接合と同様に、複数の超電導接合を直列に接続することで、超電導電流の分布に基づいた接合特性の評価を一度に行うことが可能となる。従って、超電導接合の特性評価が容易になる。

【0043】また、請求項1、2記載の発明では、接合部と静電容量が第1及び第2の超伝導膜の積層方向に上下に並設されているので、静電容量を設けるためのスペースを基板上に確保する必要が無くなる。従って、請求項1、2記載の発明によれば、基板の上部面積を縮小化することができる。更に、請求項3、4記載の発明によれば、接合部と電気的に並列に設けられた静電容量を有し、高温超電導体を用いた超電導接合のI-V特性はヒステリシスを持つ。従って、製造途中でI-V特性に基づいた接合特性の評価を行うことができる。また、静電容量が接合部に対して第1及び第2の超電導膜の積層方

10

向に上下に並設されるので、特性評価の実施後に静電容量を平坦化工程にて除去することで、静電容量が不要な超電導接合を容易に製造することができる。

【図面の簡単な説明】

【図1】従来の低温超電導体を用いた超電導接合におけるI-V特性を示す図である。

【図2】従来の高温超伝導体を用いた超伝導接合におけるI-V特性を示す図である。

【図3】従来例の高温超伝導体を用いた超伝導接合の構成図である。

【図4】本発明の原理を説明するための超電導接合の平面図である。

【図5】本発明の原理が適用された超電導接合の横断面図である。

【図6】本発明の超電導接合の等価回路図である。

【図7】本発明の第1実施例である超電導接合の横断面図である。

【図8】上部YBCO及び下部YBCOの重なり長xと、超電導電流Ic及びノーマル抵抗Rnの積IcRnとの関係を示すグラフである。

【図9】上部YBCO及び下部YBCOの重なり長と、マッカンバーバラメータβcとの関係を示すグラフである。

【図10】本発明の第2実施例である超電導接合の横断面図である。

【図11】静電容量が除去された超電導接合の横断面図である。

【符号の説明】

10、20、30、40、40a 超電導接合

30 11、21 基板

12 第1の超電導膜

13 第2の超電導膜

14、26、36、46 接合部

15 ギャップ

16、27、37、47 静電容量

22 上部超電導膜

23 下部超電導膜

24 層間絶縁膜

25 パリア

40 31 MgO単結晶基板

32 上部YBCO

33 下部YBCO


34 In<sub>2</sub>O<sub>3</sub>

35 ITO


(7)

特開2000-261053

【図1】


従来の低温超電導体を用いた超電導接合における  
I-V特性を示す図

【図2】

従来の高温超伝導体を用いた超伝導接合における  
I-V特性を示す図

【図6】

本発明の超電導接合の等価回路図





【図4】

【図3】

本発明の原理を説明するための超電導接合の平面図



従来例の高温超伝導体を用いた超電導接合の構成図



【図5】

【図7】

本発明の原理が適用された超電導接合の横断面図 本発明の第1実施例である超電導接合の横断面図




(8)

特開2000-261053


【図8】

上部YBCO及び下部YBCOの重なり長さ $x$ と、超電導電流 $I_c$   
及びノーマル抵抗 $R_n$ の積 $I_c R_n$ との関係を示すグラフ




【図9】

上部YBCO及び下部YBCOの重なり長さ $x$ と、マッカンバーパラメータ  
 $\beta_c$ との関係を示すグラフ




【図10】

本発明の第2実施例である超電導接合の横断面図



【図11】

静電容量が除去された超電導接合の横断面図



フロントページの続き

Fターム(参考) 4M113 AA06 AA16 AA25 AA27 AA37  
AD37 AD67 AD68 BA04 BC04  
CA34